

## SYLLABUS

Domaine: Science et Technologie Filière: **Electrotechnique**

Spécialité: **2 Licence Electrotechnique**

Semestre: **S2**

Année scolaire :

**2019/2020**

### Identification de la matière d'enseignement

Intitulé : **TP Logique combinatoire et séquentielle**

Unité d'enseignement: **UEM 2.2**

Nombre de Crédits:**02** Coefficient : **01**

Volume horaire hebdomadaire total :

- Cours (nombre d'heures par semaine) : /
- Travaux dirigés (nombre d'heures par semaine) : /
- Travaux pratiques (nombre d'heures par semaine) : **7.5 H**

### Responsable de la matière d'enseignement

Nom, Prénom, Grade : **Ksentini , Abdelhamid , MCB**

Localisation du bureau (Bloc, Bureau) : **B.38**

Email : [hksentini86@gmail.com](mailto:hksentini86@gmail.com)

Tel (Optionnel) : /

Horaire du cours et lieu du cours : /

TD : /

TP : **Lundi (9<sup>h</sup>45-11<sup>h</sup>15)-(11<sup>h</sup>30-13<sup>h</sup>00) (B10)**

**Mercredi (9<sup>h</sup>45-11<sup>h</sup>15)-(11<sup>h</sup>30-13<sup>h</sup>00)-(13<sup>h</sup>15-14<sup>h</sup>45) (B10)**

Signature

## Description de la matière d'enseignement

**Prérequis:** Connaissances préalables recommandées :

Connaître les circuits combinatoires usuels. Savoir représenter quelques applications des circuits combinatoires en utilisant les outils standards que sont les tables de vérité [Vraie(1) ou Fausse(0)], temps de réponse des portes et les vitesses de commutations des portes.

**Objectifs d'apprentissage :**

Consolider les connaissances acquises pendant le cours de la matière "Logique Combinatoire et Séquentielle" par des travaux pratiques pour mieux comprendre et assimiler le contenu de cette matière.

## Contenu de la matière d'enseignement

**TP1 :** Technologie des circuits intégrés TTL et CMOS.

Appréhender et tester les différentes portes logiques

**TP2 :** Etude et réalisation de fonctions logiques combinatoires usuelles

Exemple : les circuits d'aiguillage (MUX et/ou DMUX), les circuits de codage et de décodage,

**TP3 :** Etude et réalisation d'un circuit combinatoire arithmétique

Réalisation d'un circuit additionneur et /ou soustracteur de 2 nombres binaires à 4 bits.

**TP4 :** Etude et réalisation d'un circuit combinatoire logique

Réalisation d'une fonction logique à l'aide de portes logiques. Exemple un afficheur à 7 segments et/ou un générateur du complément à 2 d'un nombre à 4 bits et/ou générateur du code de Gray à 4 bits

**TP5 :** Etude et réalisation de circuits compteurs

Circuits compteurs asynchrones incomplets à l'aide de bascules, Circuits compteurs synchrones à cycle irrégulier à l'aide de bascules.

### Modalités d'évaluation

Nature du contrôle	Pondération en %
Examen	
Micro – interrogation	
Travaux dirigés	
Travaux pratiques	<b>100%</b>
Projet personnel	
Travaux en groupe	
Sorties sur terrains	
Assiduité( Présence /Absence)	
Autres ( à préciser)	
<b>Total</b>	<b>100%</b>

### Références & Bibliographie

<b>Textbook (Référence principale) :</b>		
Titre de l'ouvrage	Auteur	Éditeur et année d'édition
Introduction aux circuits logiques	Letocha	Edition Mc-Graw Hill
Electronique numérique	R. Delsol	Tomes 1 et 2 ; Edition Berti
Logique combinatoire	M. Gindre	Edition Ediscience.
<b>Les références de soutien si elles existent :</b>		
Titre de l'ouvrage(1)	Auteur	Éditeur et année d'édition
Contemporary Logic Design	Katz	2nd ed. Prentice Hall, 2005
Titre de l'ouvrage(2)	Auteur	Éditeur et année d'édition
logique combinatoire et technologie : cours et exercices	M. Gindre	Mc Graw Hill, 1987

### Planning du déroulement du cours

Semaine	Titre du Cours	Date
Semaine 1	Technologie des circuits intégrés TTL et CMOS. Appréhender et tester les différentes portes logiques	
Semaine 2	- Etude et réalisation de fonctions logiques combinatoires usuelles Exemple : les circuits d'aiguillage (MUX et/ou DMUX), les circuits de codage et de décodage,	
Semaine 3	Etude et réalisation d'un circuit combinatoire arithmétique Réalisation d'un circuit additionneur et /ou soustracteur de 2 nombres binaires à 4 bits.	
Semaine 4	Etude et réalisation d'un circuit combinatoire logique Réalisation d'une fonction logique à l'aide de portes logiques. Exemple un afficheur à 7 segments et/ou un générateur du complément à 2 d'un nombre à 4 bits et/ou générateur du code de Gray à 4 bits	
Semaine 5	- Etude et réalisation de circuits compteurs Circuits compteurs asynchrones incomplets à l'aide de bascules, Circuits compteurs synchrones à cycle irrégulier à l'aide de bascules.	
Semaine 6		
Semaine 7		
Semaine 8		
Semaine 9		
	<b>Examen de fin de semestre</b>	
	<b>Examen de rattrapage</b>	

1.		
2.		
3.		
4.		
5.		
6.		
7.		
8.		
9.		
10.		
11.		
12.		
13.		
14.		
15.		
16.		
17.		
18.		
19.		
20.		
21.		
22.		
23.		
24.		
25.		

1.		
2.		
3.		
4.		
5.		
6.		
7.		
8.		
9.		
10.		
11.		
12.		
13.		
14.		
15.		
16.		
17.		
18.		
19.		
20.		
21.		
22.		
23.		
24.		
25.		

